Comprensión de la correlación de tiempos entre la herramienta de aprobación y la simulación de circuitos

Por Sapana Maurya y Sunil Chaudhary (eInfochips)

1. Introducción

Para nodo de tecnología inferior En los diseños, se recomienda utilizar bibliotecas de temporización CCS (fuente de corriente compuesta) porque las bibliotecas NLDM (modelo de retardo no lineal) no pueden modelar una alta impedancia de interconexión, propagación de ruido y efectos físicos como el efecto Miller. Este cálculo inexacto del retraso de la celda requiere el uso de bibliotecas de temporización CCS.

Las bibliotecas de temporización CCS tienen tamaños de archivo más grandes que las bibliotecas NLDM, lo que resulta en tiempos de ejecución más prolongados y un mayor uso de memoria durante la etapa de implementación física.

Sin embargo, establecer una mejor correlación entre la herramienta de aprobación y las simulaciones de circuitos (HSPICE) dentro de un rango de precisión aceptable es crucial para garantizar la calidad del diseño.

Como resultado, surge la pregunta sobre la correlación de tiempos debido a los diferentes modelos de tiempos utilizados durante las etapas de implementación y aprobación.

Para abordar este problema, se requiere una mayor precisión debido a la reducción de los márgenes tecnológicos. Verificar la precisión de las bibliotecas de tiempos CCS en la herramienta de aprobación se vuelve esencial para obtener resultados precisos durante la etapa de implementación física.

Este artículo presenta el análisis de correlación de tiempos entre la herramienta de aprobación y HSPICE para el diseño de un nodo de tecnología de 5 nm. Exploraremos varios tipos de análisis de correlación de tiempos y definiremos la precisión de las bibliotecas en función de los resultados de la correlación.

2- Flujo de correlación temporal

Durante el flujo de diseño, después de la caracterización de la biblioteca, es necesario realizar la validación de la biblioteca antes de iniciar la correlación de tiempos. Esta validación es útil para confirmar la calidad de los datos de ruido y temporización CCS en las bibliotecas.

Para realizar esta validación, puede utilizar la herramienta EDA disponible de Synopsys Library Compiler. Después de la validación de la biblioteca, se puede realizar la correlación de tiempos en estas bibliotecas validadas. El flujo de correlación de tiempos se muestra en la siguiente figura:

Cifra. Flujo de correlación de tiempos

2-1- Criterios de correlación de precisión

La siguiente tabla muestra los criterios considerados para la correlación de precisión:

Tabla 1. Criterios de correlación de precisión

2-2- Selección de ruta para correlación de precisión

Selección de caminos para la correlación no acoplada:

Esta sección proporciona pautas para seleccionar rutas para la correlación de precisión. En primer lugar, seleccione un número fijo de rutas al azar y luego filtre las rutas según las condiciones/criterios dados:

• Las rutas que están en bucle pueden causar problemas de simulación y deben eliminarse de la selección.
• El punto final no debe ser un pin asincrónico.
• El punto final y el punto inicial no deben ser la misma celda.
• No debería haber ningún valor de caso en el pin del registro D.

Selección de pines para correlación acoplada

• Debemos tener un conjunto de pines de entrada antes de comenzar el cálculo de ruido o retardo acoplado para realizar una correlación de precisión.
• Recopile redes que tengan un delta de diafonía grande o protuberancias de diafonía en el diseño.
• Por ejemplo, la herramienta de cierre de sesión tiene un comando para separar redes con un delta de diafonía grande en rutas de configuración con una holgura inferior a 0.

Selección de caminos para la correlación POCV:

Para la correlación POCV, debemos seleccionar rutas con buenos resultados de correlación de rutas no acopladas. Una mala correlación no acoplada puede afectar los resultados de la correlación POCV.

Los criterios para seleccionar dichos caminos son:

• El error de correlación HSPICE debe estar dentro del límite permitido.
• Los caminos deben tener un número razonable de etapas, ni demasiado cortas ni demasiado largas con respecto a la profundidad lógica. Los caminos cortos dificultan lograr una correlación razonable, mientras que los caminos largos dan como resultado tiempos de ejecución de simulación más largos.
• Todos los caminos deben tener una variación razonable, con una pequeña proporción de POCV y llegadas de caminos no ocupados.

2-3- Tipos de correlación de precisión

2-3-1- Correlación de ruta no acoplada:

La correlación de rutas no acopladas o sin efecto de acoplamiento se puede realizar después de seleccionar un conjunto de rutas para la correlación de precisión. Los datos de las simulaciones de HSPICE y los datos obtenidos de los informes de la herramienta de aprobación deben compararse para correlacionar ambos conjuntos de datos.

A continuación se muestra un ejemplo:

Tabla 2. Correlación de ruta no acoplada

Correlación de precisión de la ruta del reloj de captura:

• De manera similar, necesita un punto común CRPR y un pin de reloj de punto final para la correlación de precisión de la ruta del reloj no acoplado. Al igual que no acoplado, necesitamos correlacionar los datos. La única diferencia aquí es que la ruta es la ruta del reloj de captura en lugar de la ruta de datos.

2-3-2- Correlación de diafonía/retardo acoplado:

• La diafonía/retraso acoplado se produce cuando las redes del agresor y de la víctima cambian juntas.
• La correlación acoplada se realiza en función de los valores de subida y bajada, y el retraso medido desde la entrada del controlador hasta la entrada del receptor.

2-3-3- Correlación de ruido de diafonía:

• Ruido de diafonía Ocurre cuando la red del agresor pasa una señal constante y las redes de la víctima están cambiando.
• Podemos utilizar los criterios anteriores para seleccionar pines para la correlación de ruido.
• Realice una correlación de ruido de diafonía basada en la precisión de la altura y el área en las redes correspondientes. Deberíamos tener una lista de pines de entrada para realizar una correlación de precisión.

2-3-4- Correlación de ruta POCV:

• Antes de iniciar la correlación de rutas POCV, debe tener una lista de rutas seleccionadas para una correlación de precisión. Siga las pautas y recomendaciones mencionadas en la sección Selección de rutas para la correlación de precisión para seleccionar un buen conjunto de rutas para la correlación POCV.
• La relación entre la llegada del trayecto (con variación) y la llegada del trayecto nominal (sin variación) debe ser inferior a 2,0. Después de obtener una lista de rutas seleccionadas, puede realizar la correlación de rutas POCV.

2-4- Depuración de rutas violatorias:

• Análisis de una etapa = entrada del controlador a salida del controlador

Informe de correlación de una etapa

• Análisis de una etapa y media = Entrada del controlador a salida del receptor

Informe de correlación de 1.5 etapas

• Identificar las etapas que causan significativamente la mala correlación de una ruta a partir de los informes.
• Para depurar una sola ruta, realice un análisis de 1 etapa y 1,5 etapas utilizando también el modelo CCS y NLDM y observe los resultados, verifique las diferencias de ambos modelos de sincronización.
• En el ejemplo anterior, podemos ver en el informe de correlación de 1,5 etapas, la diferencia de retardo es 5,21 ps, lo que excede el límite de criterios como se menciona en la tabla 1 de criterios de correlación de precisión anterior, por lo tanto, debemos realizar una caracterización de celda en el inversor INV_1. .
• Si el 10% del total de índices falla, entonces la celda tiene un problema de caracterización y se debe informar más sobre todas esas celdas.

3- Conclusión

Las bibliotecas de temporización CCS son más precisas que las bibliotecas de temporización NLDM; para diseños de nodos de menor tecnología, se recomienda verificar la precisión de las bibliotecas de temporización CCS en la herramienta de aprobación. Por lo tanto, para verificar esto, se realiza un análisis de correlación de tiempos entre la herramienta de aprobación y HSPICE.

4- Autores

Sapana Maurya

Sapana Maurya trabaja como ingeniera de diseño físico en eInfochips. Tiene una Maestría en Ingeniería en Procesamiento de Señales y Tecnología VLSI de la Vishwakarma Government Engineering College en Ahmedabad, India. Tiene más de 1 año de experiencia en diseño de ASIC, incluida la actividad de certificación EDA, lugar y ruta, y análisis STA en nodos de tecnología inferior.

Sunil Chaudhary

Sunil Chaudhary trabaja como ingeniero de diseño físico en eInfochips. Tiene una Maestría en Ingeniería en Procesamiento de Señales y Tecnología VLSI de la Vishwakarma Government Engineering College en Ahmedabad, India. Tiene más de 2 años de experiencia en diseño de ASIC, incluida la actividad de certificación EDA, lugar y ruta, y análisis STA en nodos de tecnología inferior.

Si desea descargar una copia de este documento técnico, haga clic en aquí